Titulli Shqip
Gjuhët që lidhen me sjelljen -Pjesa 3 -3 : Sinteza në VHDL Behavioural languages -Part 3 -3 : Synthesis in VHDL
Titulli Anglisht
Behavioural languages - Part 3-3: Synthesis in VHDL
Scope Shqip
Asnjë informacion i shtuar.
Scope Anglisht
This standard supports the synthesis and verification of hardware designs, by defining vector types for representing signed or unsigned integer values and providing standard interpretations of widely used scalar VHDL values. Includes package bodies, as described in annex A, which are available in electronic format either on a diskette affixed to the back cover, or as a downloadable file from the IEC Web Store.
Komitetet Teknike
ICS
Direktivë
Asnjë informacion i shtuar.Veprim Kombëtar
Asnjë informacion i shtuar.Numri Standardit
Gjuha
Status
Publikuar
Faqe
Çmim
Blej
Withdrawn
2011-09-19
27
28 €
Gjuhët që lidhen me sjelljen -Pjesa 2 : Sistemet multillogjikë në VHDL që lejojnë interporabilitetin për modelet Behavioural languages -Part 2 : VHDL multilogic system for model interporability
Withdrawn
2011-09-19
41
34 €
Gjuhët që lidhen me sjelljen -Pjesa 3 -2 : Shfrytëzimi matematikor në VHDL Behavioural languages -Part 3 -2 : Mathematical operation in VHDL